Queries, comments, suggestions? Please contact us.



Area Semiconductor devices and integrated circuits / Specific terms for integrated circuits

IEV ref 521-10-11

en
latch-up state
reversible state in which a low-impedance path has resulted from and persists following the current resulting from an input, output or supply overvoltage that triggers a parasitic four-layer bipolar structure

fr
état de verrouillage, m
état réversible caractérisé par un chemin conducteur persistant de faible impédance, et résultant du déclenchement d'une structure bipolaire à quatre couches consécutif au courant résultant d'une surtension à l'entrée, à la sortie ou sur l'alimentation

ar
حالة التشابك

de
Einrastzustand, m
Latch-up-Zustand, m

es
estado de bloqueo

fi
lukitustila

it
stato di latch-up

ko
빗장 상태
래치업 상태

ja
ラッチアップ状態

pl
stan zatrzaśnięcia

pt
estado trancado

sr
забрављено стање, с јд

sv
låsningsläge

zh
锁定态

Publication date: 2002-05
Copyright © IEC 2024. All Rights Reserved.